1. DRAM의 구조
- DRAM은 1개의 트랜지스터 (1Tr) + 1개의 커패시터 (1Cap)으로 구성되어 있으며,
이를 회로적으로 표현하면 좌측 그림, 구조적으로 표현하면 우측 그림과 같다.
- DRAM을 구성하는 명칭에 대해 설명하면,
커패시터: 전하가 저장되어 있으면 데이터 1을 저장, 저장되어 있지 않으면 데이터 0을 저장하는 요소
트랜지스터: 데이터를 읽고 쓰기 위해 커패시터에 연결되는 요소
워드 라인(WL): 트랜지스터에 연결된 도선으로, 트랜지스터에 ON/OFF를 명령하여 커패시터 접근 여부를 결정
비트 라인(BL): 소스/드레인(Source, Drain = S/D)에 연결된 도선으로, 커패시터에 저장된 데이터를 읽고 쓰는 역할
- DRAM에 어떻게 데이터를 저장하는 지
1) 데이터 "1"을 저장
워드 라인에 높은 전압(V)을 걸어, 트랜지스터를 ON 상태로 만들어 준 뒤, 비트 라인에 높은 전압을 인가해 커패시터 충전 >> 1이 저장됨
2) 데이터 "0"을 저장
워드 라인에 높은 전압(V)을 걸어, 트랜지스터를 ON 상태로 만들어 준 뒤, 비트 라인에 0V 인가해 커패시터 방전 >> 0이 저장됨
+) 트랜지스터를 ON 상태로 만들어 주는 것이란?
= 우측 그림을 보면, 트랜지스터에 높은 전압 인가해, 소스/드레인 영역으로부터 소스/드레인 영역으로 전하가 이동할 수 있는 상태로 만들어 주는 것!
+) 트랜지스터를 ON 상태로 만들어주는 높은 전압은?
= 작동 전압이라고 지칭함!
- DRAM으로 어떻게 데이터를 읽는 지
비트 라인은 DRAM 전체에 공급되는 전압의 절반에 해당하는 값으로 pre charged 시킴
워드 라인에 높은 전압을 걸어 트랜지스터를 ON 상태로 만들어 줌
- 이 때, 커패시터가 충전된 상태, 즉 데이터가 1이라면 : 전하가 커패시터 >> 비트 라인으로 이동함, 커패시터는 방전, 비트 라인의 전압은 상승.
- 이 때, 커패시터가 방전된 상태, 즉 데이터가 0이라면 : 전하가 비트라인 >> 커패시터 로 이동함, 커패시터는 충전, 비트 라인의 전압은 하강.
- Sense amp (sense amplifer, 차동 증폭기) 비트 라인의 전압을, 기존 비트 라인에 precharged 된 전압과 비교하여, 커패시터에 저장된 데이터가 무엇인지 밝힘.
- 즉, 하기 표와 같은 결과.
| 기존 비트 라인에 precharged 된 전압 < 비트 라인 전압 = 데이터 1 |
| 기존 비트 라인에 precharged 된 전압 > 비트 라인 전압 = 데이터 0 |
2. 트랜지스터의 기술 동향
디램 기술의 발전은 곧 트랜지스터의 발전 + 커패시터의 발전!
트랜지스터의 발전 방향은 높은 효율, 작은 파워(낮은 동작 전압, 낮은 ON/OFF 하기 위한 전압), 그리고 작은 크기를 향한다.
High-Performance, Low-Power, Small-Area
(1) 트랜지스터를 더 작게 만들자!
반도체 용량을 증대시키기 위해서는, 반도체 칩 내의 Tr 개수를 증대시켜야 하므로, 한정된 칩 크기 내에서 Tr의 크기를 줄이는 것이 핵심이다.
다만, 트랜지스터의 크기를 줄이게 되면, 채널의 길이가 짧아져 "Short channel effect", 단채널 효과가 생기게 된다.
채널 길이 (Channel length)가 짧아지게 되면, 하기와 같은 문제점이 대두된다.
1) Punch through ; 채널 길이가 짧아져 공핍 영역이 서로 중첩되어 누설 전류 (Leakage current) 발생
2) DIBL(Drain induced barrier lowering) ; 소스 >> 드레인으로 캐리어 넘어가기 위한 E barrier 낮아짐: 문턱 전압이 설계 당시 설정했던 것보다 낮아지는 문제
3) GIDL ; Gate induced drain leakage ; 게이트 >> 드레인으로 전자가 tunneling 하여 누설전류 발생
누설 전류에 의한 펀치 쓰루(Punch through)를 해결하기 위해서, 다음과 같은 구조들이 대두되었다.
- 오목한 게이트를 만들어, 채널 길이를 늘렸고 : RCAT
- 게이트를 기판 내에 묻어버리고, 소스와 드레인 사이를 절연체로 분리하였으며 : BCAT
- 더 나아가, 수직형 채널 트랜지스터로 향하고 있다, 일부 도입되었다. : VCT
(2) 트랜지스터를 더 낮은 동작 전압에서 동작하도록 만들자!
- 게이트와 채널이 닿는 면적이 커지면 게이트가 채널을 컨트롤 하는 능력이 좋아진다.
- 따라서, 플레이너(planar) 구조 >> 핀 구조 >> 나노 와이어 채널 >> 나노 시트 채널 MBC fet으로 구조를 변화시켰다.
- MBCfet은 채널의 4면이 게이트와 접하는 구조.
- MBCfet은 트랜지스터의 ON-OFF를 컨트롤하는 특성을 향상시킴, 작동 전압을 낮춤, 높은 Power 효율을 가져, 미래에 각광받을 트랜지스터 구조이다.
'반도체 산업' 카테고리의 다른 글
| [변리사가 알려주는 반도체 공정] 반도체 패키징 - 하이브리드 본딩이 뜬다고? Hybrid bonding 이란?! (0) | 2023.08.03 |
|---|---|
| [변리사가 알려주는 반도체 공정] # 포토레지스트 공정 - PAG, PDQ, quencher, ArF, EUV? (0) | 2023.07.26 |
| [변리사가 알려주는 반도체 공정] 낸드 플래시와 디램 (0) | 2023.07.11 |
